PCB設計挑戰和建議

 

作為PC、服務器和消費電子產品中重要的硬盤驅動器接口，串行ATA(SATA)發展迅猛并日益盛行。隨著基于磁盤的存儲在所有電子市場領域中變得越來越重要，系統設計工程師需要知道采用第一代SATA(1.5Gbps)和第二代SATA(3.0Gbps)協議的產品設計中的獨特挑戰。此外，系統設計工程師還需要了解新的SATA特性，以使其用途更廣，功能更強，而不僅僅是簡單地代替并行ATA。充分利用這些新特性并克服設計中存在的障礙，對成功推出采用SATA接口的產品非常關鍵。

 

日趨復雜的PCB布局布線設計對保證高速信號(如SATA)的正常工作至關重要。由于第一代和第二代SATA的速度分別高達1.5Gbps和3.0Gbps，因此銅箔蝕刻線布局的微小改動都會對電路性能造成很大的影響。SATA信號的上升時間約為100ps，如此快的上升時間，再加上有限的電信號傳輸速度，所以即使很短的走線也必須當成傳輸線來對待，因為這些走線上有很大部分的上升(或下降)電壓。

 

高頻效應處理不好，將會導致PCB無法工作或者工作起來時好時壞。為保證采用FR4PCB板的SATA設計正常工作，必須遵守下面列出的FR4PCB布局布線規則。這些規則可分為兩大類：設計使用差分信號和避免阻抗不匹配。

 

高速差分信號設計規則包括：

 

SATA是高速差分信號，一個SATA連接包含一個發送信號對和一個接收信號對，這些差分信號的走線長度差別應小于5mil。使差分對的走線長度保持一致非常重要，不匹配的走線長度會減小信令之間的差值，增加誤碼率，而且還會產生共模噪聲，從而增加EMI輻射。差分信號線對應該在電路板表層并排走線(微帶線)，如果差分信號線對必須在不同的層走線，那么過孔兩側的走線長度必須保持一致。

 

差分信號線對的走線不能太靠近，建議走線間距是走線相對于參考平面高度的6至10倍(最好是10倍)。

 

為減少EMI，差分對的走線間距不要超過150mil。

 

SATA差分對的差分阻抗必須為100歐姆。

 

為減少串擾，同一層其它信號與差分信號線對之間的間距至少為走線相對于參考平面高度的10至15倍。

 

在千兆位傳輸速度的差分信號上不要使用測試點。

 

避免阻抗不匹配的設計規則包括：

 

注意避免不正確的走線寬度和走線相對于參考平面的高度，走線寬度和走線相對于參考平面的高度決定走線阻抗。

 

保持完整的參考平面。在高速信號走線兩側，走線相對于參考平面高度10倍距離范圍內，參考平面不應被切斷或有挖空的區域。

 

采用寬度過窄以致無法可靠蝕刻的走線，經常會導致走線的寬度或高度發生變化，從而產生問題。最小的走線寬度和走線相對于參考平面的高度應為4mil。

 

采用0402封裝的10nF電容，盡量減少走線寬度與電容焊盤寬度的差別。

 

盡可能在同一層走線，如果一定要改變走線層，則必須保證走線層改變后仍有合適的回流路徑。

 

注意避免與線路阻抗不匹配的連接器阻抗設計。千兆位信號需要經過特殊設計、與受控阻抗相匹配的連接器。

 

盡可能用表面安裝元件來替代通孔插裝元件。使元件引腳長度盡量短，切短過長的引腳應作為PCB制作工藝的一部分。

 

盡量保證高速信號走線與同一層其它走線或電路板組成部分(如板邊緣、安裝孔等)之間的間距不小于走線相對參考平面高度的10倍。

 

不要在高速信號走線上放置測試點(小焊盤或過孔)。

 

確保PCB制作過程中不在高速信號走線相對于參考平面10倍距離內增加取樣點(Thieving)。

 

遵循上述通用規則有助于確保設計獲得成功。